Technologie de l'électronique de Shenzhen Goldensun limitée

 

Bon pour citer pour la liste de BOM comprenant IC, diode, transistor, condensateur, résistance et ainsi de suite !

Accueil
Produits
A propos de nous
Visite d'usine
Contrôle de la qualité
contacto
Demande de soumission
Accueil ProduitsPuce d'IC de mémoire

Interface 4Mb de mémoire parallèle de la puce SST39SF040-70-4C-WHE d'IC de mémoire INSTANTANÉE

Je suis en ligne une discussion en ligne

Interface 4Mb de mémoire parallèle de la puce SST39SF040-70-4C-WHE d'IC de mémoire INSTANTANÉE

Chine Interface 4Mb de mémoire parallèle de la puce SST39SF040-70-4C-WHE d'IC de mémoire INSTANTANÉE fournisseur

Image Grand :  Interface 4Mb de mémoire parallèle de la puce SST39SF040-70-4C-WHE d'IC de mémoire INSTANTANÉE

Détails sur le produit:

Lieu d'origine: Originale
Nom de marque: Original Manufacturer
Certification: Rosh
Numéro de modèle: SST39SF040-70-4C-WHE

Conditions de paiement et expédition:

Quantité de commande min: 1
Prix: Negotiation
Détails d'emballage: emballage d'origine
Délai de livraison: En stock
Conditions de paiement: TTT, Paypal, Western Union et ainsi de suite
Capacité d'approvisionnement: 80000
Contact Now
Description de produit détaillée
Statut de partie: Active Type de mémoire: Non-volatile
format de mémoire: Flash Technologie: Flash
Taille de la mémoire: 4Mb (512K X 8) Écrivez la durée de cycle - Word, page: 20µs
Temps d'accès: 70ns Interface de mémoire: Parallèle

 

Mémoire INSTANTANÉE IC 4Mb (512K X 8) 70ns parallèle 32-TSOP de puce d'IC de mémoire de SST39SF040-70-4C-WHE

 

CARACTÉRISTIQUES :

Organisé comme 128K x8/256K x8/512K x8

4.5-5.5V simple a lu et écrit des opérations

Fiabilité supérieure

– Résistance : 100 000 cycles (de typique)

– Plus considérablement que 100 ans de conservation de données

Consommation de puissance faible (valeurs typiques à 14 mégahertz)

– Courant actif : 10 mA (de typique)

– Courant de réserve : µA 30 (typique)

Capacité de Secteur-effacement

– Uniforme 4 secteurs de K byte

Jeûnent le temps d'accès en lecture :

– 45 NS

– 70 NS

Adresse et données verrouillées

 

Jeûnent l'effacement et l'Octet-programme

– Temps de Secteur-effacement : Mme 18 (typique)

– Temps de Puce-effacement : Mme 70 (typique)

– Temps d'Octet-programme : 14 µs (typiques)

– Temps de réécriture de puce :

2 secondes (de typique) pour SST39SF010A 4 secondes (de typique) pour SST39SF020A 8 secondes (de typique) pour SST39SF040

Automatique écrivez la synchronisation

– Génération internede Vpp

Fin-de-écrivez la détection

– Basculez le peu

– Vote de Data#

Compatibilité d'entrée-sortie de TTL

Norme de JEDEC

– EEPROM instantané Pinouts et ensembles de commande

Paquets disponibles

– 32 avance PLCC

– 32 avance TSOP (8mm x 14mm)

– 32 goupille PDIP

 

 

 

Interface 4Mb de mémoire parallèle de la puce SST39SF040-70-4C-WHE d'IC de mémoire INSTANTANÉE

 

 

DESCRIPTION DE PRODUIT

Les SST39SF010A/020A/040 sont CMOS (MPF) instantané universel construit avec SST de propriété industrielle, technologie de la haute performance CMOS SuperFlash. L'injecteur de perçage d'un tunnel de conception de cellules de fente-porte et d'oxyde épais atteignent une meilleure fiabilité et un manufacturability comparés aux approches alternatives. Les dispositifs SST39SF010A/020A/040 écrivent (programme ou effacement) avec une alimentation de l'énergie 4.5-5.5V. Les dispositifs SST39SF010A/020A/040 se conforment aux pinouts de dard de stan- de JEDEC pour les souvenirs x8.

Comportant l'Octet-programme de haute performance, les dispositifs SST39SF010A/020A/040 fournissent un temps maximum d'Octet-programme du µsec 20. Ces dispositifs emploient le peu ou le vote à bascule de Data# pour indiquer l'achèvement de l'opération de programme. Pour se protéger contre négligent écrivez, ils ont des plans de protection des données de matériel et de logiciel de sur-puce. Conçus, construits, et déterminés une gamme étendue d'applications, ces dispositifs sont offerts avec une résistance typique garantie de 10 000 cycles. La conservation de données est évaluée à plus considérablement que 100 ans.

Les dispositifs SST39SF010A/020A/040 approprié aux cations d'appli- qui exigent la mise à jour commode et économique du programme, de la configuration, ou de la mémoire de données. Pour toutes les applications de système, ils améliorent de manière significative la représentation et la fiabilité, tout en abaissant la puissance. Ils d'inher- utilisation ently moins d'énergie pendant l'effacement et programme que changent les technologies instantanées indigènes. Toute l'énergie consommée est a

 

 

fonction de la tension, du courant, et de la période appliqués du tion d'applica-. Puisque pour n'importe quelle gamme donnée de tension, la technologie de SuperFlash emploie moins actuel pour programmer et a plus peu de temps d'effacement, toute l'énergie consommée pendant n'importe quelle opération d'effacement ou de programme est moins que les gies instantanés alternatifs de technolo-. Ces dispositifs améliorent également la flexibilité tout en abaissant le coût pour le programme, les données, et les cations d'appli- de stockage de configuration.

La technologie de SuperFlash fournit l'effacement fixe et les pro temps de gramme, indépendant du nombre de cycles d'effacement/programme qui se sont produits. Par conséquent le logiciel système ou le matériel ne doit pas être modifié ou sous-sollicité comme est nécessaire avec les technologies instantanées alternatives, dont les temps d'effacement et de programme augmentent avec l'effacement accumulé/pro gramme de cycles.

Pour atteindre la haute densité, des conditions de bâti de surface, le SST39SF010A/020A/040 sont offertes en 32 avance PLCC et 32 paquets de l'avance TSOP. Des 600 mil, 32 la goupille PDIP est également disponible. Voir les schémas 1, 2, et 3 pour des tâches de goupille.

Interface 4Mb de mémoire parallèle de la puce SST39SF040-70-4C-WHE d'IC de mémoire INSTANTANÉEOpération de dispositif

Des commandes sont utilisées comme moyen de lancer les tions fonctionnels d'opération de mémoire du dispositif. Des commandes sont écrites au dispositif utilisant le microprocesseur standard écrivent des ordres. Un mand de COM est écrit en affirmant le bas de WE# tout en maintenant CE# bas. Le bus d'adresses est verrouillé sur le bord en baisse de WE# ou de CE#, celui qui se produit pour la dernière fois. Le bus de données est verrouillé sur le bord d'augmentation de WE# ou de CE#, celui qui se produit d'abord.

 

Lu

L'opération "lecture" du SST39SF010A/020A/040 est commandée par CE# et OE#, chacun des deux doivent être bas pour que le système obtienne des données des sorties. CE# est employé pour la sélection de dispositif. Quand CE# est haut, la puce est dese- lected et seulement l'alimentation générale est consommée. OE# est le contrôle de sortie et est employé pour déclencher des données des goupilles de sortie. Le bus de données est dans l'état à grande impédance quand CE# ou OE# est haut. Référez-vous au diagramme de synchronisation lu de cycle (le schéma 4) pour d'autres détails.

 

Opération d'Octet-programme

Les SST39SF010A/020A/040 sont programmés sur une base de par-octet d'octet. Avant la programmation, le secteur où l'octet existe doit être entièrement effacé. L'opération de programme est accomplie dans trois étapes. La première étape est l'ordre de charge de trois-octet pour la protection des données de logiciel. La deuxième étape est de charger l'adresse d'octet et les données d'octet. Pendant l'opération de programme d'octet, les adresses sont verrouillées sur le bord en baisse de CE# ou de WE#, celui qui se produit pour la dernière fois. Les données sont verrouillées sur le bord de montée de CE# ou de WE#, celui qui se produit d'abord. La troisième étape est la pro opération interne de gramme qui est lancée après le bord de montée du quatrième WE# ou CE#, celui qui se produit d'abord. L'opération de programme, une fois que lancée, sera accomplie, à moins de 20 µs. Voir les schémas 5 et 6 les diagrammes de synchronisation d'opération de programme pour de WE# et de CE# gestion et le schéma 15 pour des organigrammes. Pendant l'opération de programme, le seul valide lit est vote de Data# et peu de cabillot. Pendant l'opération interne de programme, le centre serveur est libre pour effectuer des tâches supplémentaires. Toutes les commandes écrites pendant l'opération interne de programme seront ignorées.

 

Opération de Secteur-effacement

L'opération de Secteur-effacement permet au système d'effacer le dispositif sur une base secteur par secteur. L'architecture de secteur est basée sur la taille de secteur uniforme du K byte 4. L'opération d'effacement de secteur est lancée en exécutant un ordre de charge de mand de COM de six-octet pour la protection des données de logiciel avec la commande de Secteur-effacement (30H) et l'adresse de secteur (SA) dans le dernier cycle d'autobus. L'adresse de secteur est verrouillée sur le bord d'ing de chute de la sixième impulsion de WE#, alors que la commande (30H)

est verrouillé sur le bord d'augmentation de la sixième impulsion de WE#. L'opération interne d'effacement commence après la sixième impulsion de WE#. Le Fin-de-effacement peut être déterminé suivre des méthodes de peu de vote ou de cabillot de Data#. Voir le schéma 9 pour des formes d'onde de synchronisation. Toutes les commandes écrites pendant l'opération d'effacement de secteur seront ignorées.

 

Opération de Puce-effacement

Les SST39SF010A/020A/040 fournissent le tion d'opéra de Puce-effacement, qui permet à l'utilisateur d'effacer la rangée entière de mémoire à l'état « 1s ». C'est utile quand le dispositif entier doit être rapidement effacé.

L'opération de Puce-effacement est lancée en exécutant de l'ordre de commande de protection des données de logiciel six octets avec la commande de Puce-effacement (10H) avec l'adresse 5555H dans le dernier ordre d'octet. L'opération interne d'effacement commence par le bord de montée du sixième WE# ou CE#, celui qui se produit d'abord. Pendant l'opération interne d'effacement, le seul valide lu est vote à bascule de peu ou de Data#. Voir le tableau 4 pour l'ordre de commande, le schéma 10 pour le diagramme de synchronisation, et le schéma 18 pour l'organigramme. Toutes les commandes écrites pendant l'opération d'effacement de puce seront ignorées.

 

Écrivez la détection de statut d'opération

Les SST39SF010A/020A/040 fournissent deux moyens de logiciel de détecter l'achèvement d'un cycle d'inscription (programme ou effacement), afin d'optimiser le système écrivent la durée de cycle. La détection de logiciel inclut deux bits de statut : Vote de Data# (DQ7)etpeuà bascule(DQ6). Lemodededétectionde Fin-de-inscriptionest permisaprèsleborddemontéedeWE#quidestiatesd'ini-l'opérationinternedeprogrammeoud'effacement.

L'achèvement réel du non-volatile écrivent est bon sens d'asynchro- avec le système ; donc, un vote de Data# ou le peu de cabillot lu peut être simultané avec l'achèvement du cycle d'inscription. Si ceci se produit, le système peut probablement obtenir un résultat incorrect, c.-à-d., les données valides peuvent sembler escroquer le flict avec ou DQ 7 ou DQ 6.afin d'empêcher le faux rejet, si un résultat incorrect se produit, la routine de logiciel devrait inclure une boucle pour lire l'emplacement accédé des deux (2) périodes supplémentaires. Si chacun des deux lisent sont valides, alors le dispositif a accompli le cycle d'inscription, autrement le tion de rejec- est valide.

 

 

Coordonnées
Shenzhen Goldensun Electronics Technology Limited

Personne à contacter: Cary

Téléphone: +8613760106370

Envoyez votre demande directement à nous (0 / 3000)